ictimes消息，韩国半导体巨头SK 海力士日前启动了逻辑半导体（如CPU和GPU）设计人员的招聘计划，并计划通过3D堆叠技术将HBM4直接整合到芯片上。
据悉，SK 海力士目前正在与多家半导体公司（包括Nvidia）商讨HBM4的集成设计方法。预计Nvidia和SK 海力士有可能合作共同设计这一集成芯片，并通过台积电进行代工，利用其晶圆键合技术将SK 海力士的HBM4芯片堆叠到逻辑芯片上。这一合作势必带来内存芯片和逻辑芯片的更紧密协同，共同设计势在必行。
如果SK 海力士能够成功，这将彻底改变半导体行业的操作方式。不仅将逻辑和存储新芯片的互连方式发生变革，而且还将影响它们的制造方法。
目前，HBM堆叠主要是放置在CPU或GPU旁边的中介层上，并通过1024bit接口连接到逻辑芯片。SK 海力士的目标是将HBM4直接堆叠在逻辑芯片上，消除中介层的存在。
这一方法在某种程度上类似于AMD的3D V-Cache堆叠，直接将L3 SRAM缓存封装在CPU芯片上。相比之下，采用HBM则可以实现更高的容量，且更经济实惠。
当前，半导体行业面临的主要问题之一是HBM4需要采用2048bit接口，因此HBM4的中介层非常复杂且成本高昂。因此，将内存和逻辑芯片堆叠在一起对于经济效益是可行的，但同时也带来了新的问题，尤其是散热。
韩国科学技术院电气与电子工程系的教授Kim Jung-ho表示：“如果在两到三代之后解决散热问题，那么HBM和GPU将能够像一体一样运作，而无需中介层”。
本文链接：http://www.28at.com/showinfo-27-31438-0.htmlSK 海力士开启逻辑半导体设计人员招聘计划
声明：本网页内容旨在传播知识，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。邮件：2376512515@qq.com
下一篇： 鼎龙（仙桃）推动半导体材料新园区启动投产
Copyright © 2016-2023 天津谷骐科技有限公司 版权所有 sitemap.xml
违法及侵权请联系：2376512515@qq.com 津ICP备18001702号
津公网安备 12010102000574号
